Αποκωδικοποιητής 6 σε 64

[manos_3]

Γεια σας.Θέλω να φτάξω έναν αποκωδικοποιητή 6 σε 64 έχοντας στη διάθεση μου αποκωδικοποιητές 4 σε 16 ,3 σε 8 και 2 σε 4 και απεριόριστες πύλες.Μπορεί να κατασκευαστεί;Ευχαριστώ!

[GeorgeVita]

Χρειάζεσαι 4 τεμ. αποκωδικοποιητών "4 σε 16" για να φτιάξεις τις 64 εξόδους. Οι είσοδοι θα είναι κοινές (τα 4 bit από τα 6 που έχεις). Τα άλλα 2 θα πάνε σε έναν αποκωδικοποιητή "2 σε 4".

Αν εννοείς πραγματικά ανεξάρτητα ολοκληρωμένα, οι 4 έξοδοι του αποκωδικοποιητή "2 σε 4" θα ενεργοποιούν τα "enable" των 4 αποκωδικοποιητών "4 σε 16".

Συνολικά: 4 τεμ. "2 σε 16" και 1 τεμ. "2 σε 4"

Αν σχεδιάζεις με FPGA θα βάλεις επιπλέον 4 πύλες AND στις εισόδους κάθε αποκωδικοποιητή "4 σε 16" για να παίρνουν την πληροφορία μόνο όταν είναι ενεργή η δική τους 16άδα (δηλαδή το bit της εξόδου του "2 σε 4"). Θα χρειαστείς 16 πύλες AND των 2 εισόδων.

Σε περίπτωση που μπερδεύτηκες, φτιάξε ένα σχέδιο με τα παραπάνω για διόρθωση.

G

[manos_3]

Σ'ευχαριστώ πάρα πολύ για την απάντηση σου.Το μόνο που δεν καταλαβαίνω είναι γιατί πρέπει σε κάθε είσοδο των αποκωδικοποιητών να προστεθεί η πύλη AND.Αφού όταν είναι απενεργοποιημένος ο αποκωδικοποιητής(Enable='0') δεν εισχορούν οι είσοδοι μέσα.Έτσι δεν ειναι;Επείσης, όταν είναι απενεργοποιημένος ο κωδικοποιητής,οι έξοδοι του θα είναι σε λογικό '0'; Και πάλι ευχαριστώ!

[FILMAN]

Επειδή οι "αποκωδικοποιητές" του FPGA δεν θα έχουν εισόδους enable!

[manos_3]

Εγώ τους θέλω για σχηματική σχεδίαση κώδικα Hamming 32 bits στο ISE Xilinx .Απ'ότι έχω δει έχουν οι αποκωδικοποιητές που προσφέρει είσοδο enable,άρα δεν χρειάζεται να βάλω πύλες.Σας ευχαριστώ για τις απαντήσεις σας!

[FILMAN]

Απ'ότι έχω δει έχουν οι αποκωδικοποιητές που προσφέρει είσοδο enable,άρα δεν χρειάζεται να βάλω πύλες.:thumbup1: