555 IC συνδεσομολογία flip-flop

[netpumber]

Παιδιά καλημέρα. Προσπαθώ να καταλάβω το astable mode του 555 και παρατηρώ πως μερικές εικόνες, δείχνουν πως ο comparator του trigger (pin2) συνδέεται με το R του flip-flop και κάποιες άλλες με το S του flip-flop. Ποιο απο τα δυο είναι το σωστό; Ή εξαρτάται απο το μοντέλο ;

Ευχαριστώ.

[chip]

στο astable το 6 συνδέεται με το 2
https://www.google.gr/search?q=555+astable&espv=2&biw=1024&bih=677&source=lnms&tbm=isch&sa=X&ei=G7HhVJHSCdDxarakgoAE&ved=0CAYQ_AUoAQ#imgdii=_&imgrc=8SDKTmlscwwgDM%253A%3BNsa2Swc5v-E5VM%3Bhttps%253A%252F%252Felectrosome.com%252Fwp-content%252Fuploads%252F2012%252F11%252Fastable-multivibrator-using-555-timer-internal-diagram.jpg%3Bhttps%253A%252F%252Felectrosome.com% 252Fastable-multivibrator-555-timer%252F%3B1999%3B1390

[netpumber]

Βασικά έκανα λάθος. ήθελα να πω monostable mode. Αλλά η ερώτησή μου είναι άλλη. Ρώτησα σε ποιες απο τις δυο εισόδους του flip-flop (R και S) συνδέεται ο comparator του pin 2 (trigger).

[chip]

δες σελίδα 3 εδώ
http://www.ti.com/lit/ds/symlink/lmc555.pdf
στο SET

[netpumber]

Ευχαριστώ πολύ.

Παρ'όλα αυτά κάτι μου λείπει και δεν βγάζω νόημα. Αυτή η πύλη πριν απο το output τι είναι; μήπως εκεί δεν υπολογίζω κάτι καλά.

Ας τα πάρουμε απο την αρχή.

1) Αρχικά δεν υπάρχει output απο το pin3.
Τότε: το pin2 θα είναι HIGH --> το αποτέλεσμα του comparator του pin2 θα είναι LOW --> και το αποτέλεσμα της NOR gate στο flip-flop θα είναι 0 στο (S)ET --> OUTPUT γίνεται LOW.
Ταυτόχρονα : το pin6 θα είναι HIGH --> το αποτέλεσμα του comparator του pin6 θα είναι LOW --> και το αποτέλεσμα της NOR gate στο flip-flop θα είναι 1 (R)ESET --> το οποίο κάνει ON το transistor και γειώνει τον πυκνωτή.

2) Αν τώρα κάνουμε LOW το pin2 --> το αποτέλεσμα του comparator του pin2 θα είναι HIGH --> και το αποτέλεσμα της NOR gate στο flip-flop θα είναι 0 στο (S)ET --> OUTPUT γίνεται LOW.
Κάπου εδώ τα χάνω... Κάτι υπάρχει που δεν λαμβάνω υπ'όψιν μου. Πως γίνεται να είναι πάλι LOW το OUTPUT ?

[chip]

ένας απλός inverter/buffer... αν δείς χρησιμοποιεί την αναστρέφουσα έξοδο του flip flop οπότε μετά βάζει ένα inverter για να πάει μή αναστρέφουσα έξοδο... έτσι έχει κάνει και buffering από το σήμα που πηγαίνει για την εκφώρτιση του πυκνωτή

[netpumber]

Ποστάραμε την ίδια ώρα και μάλλον δεν είδες το edit που έκανα παραπάνω. Δηλαδή και το S και το R του flip-flop συνδέονται με την αναστρέφουσα έξοδο ? Δεν είναι κάτι σαν αυτό (https://en.wikipedia.org/wiki/Flip-flop_(electronics)#mediaviewer/File:R-S_mk2.gif) ;

[chip]

έχω μπερδευτεί γιατί τα μπερδεύεις τόσο τα πράγματα?
το 555 το έχεις ψάξει ή το έχεις αναλύσει και έχει ff με NOR gates και όχι με NAND... πραγματικά δεν ενδιαφέρθηκα ποτέ να δώ τέτοιες λεπτομέρειες στη λειτουργία του....

στην ανάλυση σου τα πας λίγο ανάποδα.... το αποτέλεσμα της τάσης στα πιν 6 και 2 θα ορίσουν την κατάσταση του φλιπ-φλοπ... έτσι θα αρχίσεις την ανάλυση με το τι τάση έχει στα πιν 6 και 2 και που θα οδηγήσει αυτό
Επίσης το 3 έχει High και LOW ενώ το 7 έχει LOW και high-Z (ανοικτό κύκλωμα)

[netpumber]

Υπέθεσα είναι η αλήθεια οτι χρησιμοποιεί NOR gates αλλά τώρα που υπέθεσα (όπως είπες) να είναι NAND βγάζω νόημα. Βασικά δεν κάτι κάτι σοβαρό απλά προσπαθώ να πάρω μια γεύση για το πως δουλεύουν τα πράγματα εκει μέσα για να περνάει η ώρα. Τίποτα σπουδαίο. Ευχαριστώ πολύ και πάλι.