Γιατί να είναι μόνιμα off.
ST-5.jpg
Γι' αυτό σχέδιο συζητάμε από το post 4! Θα μας τρελάνεις;Αρχικό μήνυμα από meandjerrygr
Τέλος πάντων. Το εν λόγω σχέδιο έχει το πλεονέκτιμα ότι η ροή δεδομένων είναι αμφίδρομη. Δηλαδή και το αριστερό chip μπορεί να καθορίζει το δυναμικό του δεξιού αλλά και το αντίστροφο. Η λογική είναι η εξής:
Για να άγει το FET θα πρέπει η πύλη (Gate) να έχει θετικό δυναμικό σε σχέση με τη πηγή (source). Ωστόσο, στα FET η πηγή και καταβόθρα (drain) δεν έχουν στην ουσία καμία διαφορά και μπορούν να χρησιμοποιηθούν και οι δύο και για τους δύο ρόλους (ξεχνάμε προσωρινά τη δίοδο προστασίας...). Όσο κανένα από τα εκατέροθεν chips δεν έχει μηδενική έξοδο η πύλη δεν είναι θετικά πολωμένη ούτε ως προς τον δεξιά ούτε ως προς τον αριστερά ακροδέκτη του FET (το τρανζίστορ δεν άγει). Σε αυτή τη περίπτωση τα pin και των δύο chip είναι στη κατάσταση 1 (λόγω των pull up αντιστάσεων). Αν οποιοδήποτε από τα δύο chips θέσει μηδενικό δυναμικό στο pin του τότε ο αντίστοιχος ακροδέκτης του FET θα παίξει τον ρόλο της πηγής και η πύλη θα είναι πλέον θετικά πολωμένη ως προς αυτόν τον ακροδέκτη. Έτσι το τρανζίστορ "ανοίγει" και συνδέει την ενεργή έξοδο του ενός chip με τη παθητική του άλλου.
Προσοχή θέλουν τα εξής:
1)Το MOSFET πρέπει να τοποθετείται έτσι ώστε το chip της υψηλότερης τάσης να συνδέεται με τη κάθοδο της διόδου προστασίας, διαφορετικά και τα δύο chip κινδυνέυουν να καούν.
2)Θα πρέπει να είναι σίγουρο ότι ποτέ δεν θα έχουν και τα δύο chip "ενεργητικό ρόλο". Όταν το ένα επιβάλει μία τάση στη ζέυξη το άλλο πρέπει να είναι σε κατάσταση HIGH Z. Διαφορετικά υπάρχει η περίπτωση το ένα chip να λέει 1 το άλλο να λέει 0 και να επέλεθει καυγάς και ρήξη...
Τελευταία επεξεργασία από το χρήστη Mihos : 01-09-11 στις 00:45
Μιχάλη η δικιά μου εξήγηση είναι.
Καταρχάς το κύκλωμα είναι αμφίδρομο και ξεκινάμε με την αριστερή μεριά (TX_3,3V), σε hi κατάσταση το fet δεν άγει ενώ σε low άγει (και έχουμε low και στην μεριά των 5).
Και το δεξιό (TX_5V) όταν είναι hi το fet δεν άγει (δεν επηρεάζεται καν) ενώ όταν γίνει low έχουμε και low στην αριστερή μεριά (TX_3,3V) λόγο της εσωτερικής διόδου του fet, το πρόβλημα είναι ότι το low δεν θα είναι 0V αλλά 600mV που στις περισσότερες εφαρμογές δεν θα δημιουργήσει πρόβλημά.
Το συγκεκριμένο σχέδιο το έχω χρησιμοποιήσει αρκετές φορές. Η τάση είναι 0 και όχι 0,6 και προς τις δύο κατευθύνσεις. Ακόμα και με τη δική σου λογική (ότι δηλαδή το Drain δεν μπορεί να παίξει το ρόλο της Source) είναι αδύνατο η source του τρανζίστορ να μείνει στα 0,6 (σε αυτή τη κατάσταση η πύλη είναι πολωμένη θετικά και αυτό σημαίνει ότι η τάση της gate θα πέσει αναπόφεκτα στο 0 λόγω αγωγής του mosfet.
Έχεις δίκιο Μιχάλη κάναμε και οι δυο κάποια μικρά λαθάκια!
Τα δικά μου λαθάκια ποιά είναι???
edit: Πλακίτσα... Όλοι κανουμε λάθη...
. This circuit will not work the other direction (high voltage to low voltage) because of the internal diode within the MOSFET will forward bias.
Σε αυτό δεν μου έκατσε καλά αλλά μάλλον εννοούσες για το συγκεκριμένο κύκλωμα,
οπότε γράψε λάθος για το δικό σου λαθάκι.
Αυτό σου εξηγούμε τώρα meandjerrygr
Πάντως έχω την εντύπωση (με μία μικρή επιφύλαξη, δεν θυμάμαι στα σίγουρα) ότι το εν λόγω κολπάκι το είχα κάνει κάποτε και με fet χωρίς εσωτερική δίοδο και δούλεψε... Πως θα μπορούσε να εξηγηθεί αυτό; Αν βρώ χρόνο θα το δοκιμάσω...
Δεν νομίζω το fet για να άγει θέλει Vgs με Vgd αν είναι αρκετά μεγάλη μπορεί.
Δικαιώματα - Επιλογές
|
Απάντηση με παράθεση