ερωτηση για Arduino

[SProg]

Δεν ειναι τυχαια pin,ουτε λυνεται με διακοπες το προβλημα.


Τα pin που αναφερεις ειναι τα TCK/TMS/TDO/TDI,αυτα τα pin ειναι για το JTAG.Σιγουρα δεν εχεις πειραξει καποιο fuse;

Οταν εχεις ενεργοποιημενο το Jtag,αυτα τα pin δεν μπορεις να τα χρησιμοποιεις.

[thanasis 1]

Λοιπον μαλλον βρηκα τι παιζειη διεπαφή JTAG είναι στις πορτες PC2, PC3, PC4 και PC5 ,οι προεπιλεγμένες ρυθμίσεις ασφάλειας εχει ενεργοποιημενο το JTAG.
Λενε πως αν κανεις disable το JTAG θα μπορεις να τις χρησιμοποιησεις κανονικα τις πορτες αυτες.Οποτε πρεπει να πειραξω τις ασφαλειες στο αρχειο
board που εχει το arduino ετσι δεν ειναι??

Edit:
Με προλαβες στο γραψιμο...

[SProg]

Οταν ειπες για 1 pin δεν μου πηγε το μυαλο,μολις ειπες 4pin στην C θυρα...ηξερα ηδη την απαντηση

[thanasis 1]

Ναι εχεις δικιο δεν ημουν ξεκαθαρος απο την αρχη,χωρις την ενεργοποιηση του jtag απο την σελιδα αυτη
ειναι low=0x62 και high=0xd9 αν τις βαλω στο board που εχει το arduino θα παιξει ή θα εχω κανα θεμα??
Ή δεν θα αλλαξει τιποτα εφοσον δεν αλλαζει κατι στο bootloader??

[SProg]

Δοκιμασε να τα αλλαξεις.


http://forum.arduino.cc/index.php?topic=137343.0

[thanasis 1]

Ουφ,αλλαξα τις ασφαλειες στο αρχειο board και δουλεψε,παιζει κανονικα.
Ευχαριστω πολυ παιδια.

[SProg]

Τιποτα Θαναση

[thanasis 1]

Καθως διαβαζα τα datasheet σε δυο αισθητηρια ειδα τα εξης

LSM6DS3H

Spoiler: 

The transaction on the bus is started through a START (ST) signal. A START condition is
defined as a HIGH to LOW transition on the data line while the SCL line is held HIGH. After
this has been transmitted by the master, the bus is considered busy. The next byte of data
transmitted after the start condition contains the address of the slave in the first 7 bits and
the eighth bit tells whether the master is receiving data from the slave or transmitting data to
the slave. When an address is sent, each device in the system compares the first seven bits
after a start condition with its address. If they match, the device considers itself addressed
by the master.
The Slave ADdress (SAD) associated to the LSM6DS3H is 110101xb. The SDO/SA0 pin
can be used to modify the less significant bit of the device address. If the SDO/SA0 pin is
connected to the supply voltage, LSb is ‘1’ (address 1101011b); else if the SDO/SA0 pin is
connected to ground, the LSb value is ‘0’ (address 1101010b). This solution permits to
connect and address two different inertial modules to the same I2C bus.
Data transfer with acknowledge is mandatory. The transmitter must release the SDA line
during the acknowledge pulse. The receiver must then pull the data line LOW so that it
remains stable low during the HIGH period of the acknowledge clock pulse. A receiver
which has been addressed is obliged to generate an acknowledge after each byte of data
received.
The I2C embedded inside the LSM6DS3H behaves like a slave device and the following
protocol must be adhered to. After the start condition (ST) a slave address is sent, once a
slave acknowledge (SAK) has been returned, an 8-bit sub-address (SUB) is transmitted.
The increment of the address is configured by the CTRL3_C (12h) (IF_INC).
The slave address is completed with a Read/Write bit. If the bit is ‘1’ (Read), a repeated
START (SR) condition must be issued after the two sub-address bytes; if the bit is ‘0’ (Write)
the master will transmit to the slave with direction unchanged. Table 11 explains how the
SAD+Read/Write bit pattern is composed, listing all the possible configurations.

LSM9DS1

Spoiler: 

The transaction on the bus is started through a START (ST) signal. A START condition is
defined as a high-to-low transition on the data line while the SCL line is held high. After this
has been transmitted by the master, the bus is considered busy. The next byte of data
transmitted after the start condition contains the address of the slave in the first 7 bits and
the eighth bit tells whether the master is receiving data from the slave or transmitting data to
the slave. When an address is sent, each device in the system compares the first seven bits
after a start condition with its address. If they match, the device considers itself addressed
by the master.
Data transfer with acknowledge is mandatory. The transmitter must release the SDA line
during the acknowledge pulse. The receiver must then pull the data line low so that it
remains stable low during the high period of the acknowledge clock pulse. A receiver which
has been addressed is obliged to generate an acknowledge after each byte of data
received.
The I2C embedded inside the LSM9DS1 behaves like a slave device and the following
protocol must be adhered to. In the I2C of the accelerometer and gyroscope sensor, after
the start condition (ST) a slave address is sent, once a slave acknowledge (SAK) has been
returned, an 8-bit sub-address (SUB) is transmitted. The 7 LSb represent the actual register
address while the CTRL_REG8 (22h) (IF_ADD_INC) bit defines the address increment. In
the I2C of the magnetometer sensor, after the START condition (ST) a slave address is sent,
once a slave acknowledge (SAK) has been returned, an 8-bit sub-address (SUB) is
transmitted. The 7 LSb represent the actual register address while the MSB enables the
address auto increment. The SUB (register address) is automatically increased to allow
multiple data read/write.

Αν εγω π.χ. θελω να συνδεσω δυο lsm6ds3h τοτε μου δινετε η δυνατοτητα με το SDO/SA0 pin να βαλω και τα δυο σε εναν διαυλο isc.
Με το lsm9ds1 ομως τι γινεται δεν εχω την δυνατοτητα να δουλεψω δυο τετοια αισθητηρια σε εναν κοινο διαυλο??

[manolena]

Και τα δύο ολοκληρωμένα έχουν διαθέσιμο 1 bit διευθυνσιοδότησης (μαζί με το σταθερό address της σειράς αυτής), που σημαίνει οτι μπορείς να έχεις δύο ίδια (ίδιου P/N) ή
απο ένα κάθε τύπου σε κοινό I2C bus.
Δηλαδή:

LSM9DS1---------> 11010101 (D5h) ή 11010111 (D7h) Το κόκκινο bit είναι αυτό που σου επιτρέπει την τοποθέτηση μέχρι και 2 ολοκληρωμένων στο δίαυλο. Το τελευταίο bit αφορά την
λειτουργία ανάγνωσης ή εγγραφής πληροφορίας.

LSM6DS3H---------> 11010101 (D5h) ή 11010111 (D7h) Το κόκκινο bit είναι αυτό που σου επιτρέπει την τοποθέτηση μέχρι και 2 ολοκληρωμένων στο δίαυλο. Το τελευταίο bit αφορά την
λειτουργία ανάγνωσης ή εγγραφής πληροφορίας.

Άρα οι συνδυασμοί μπορούν να είναι: 2xLSM9DS1 ή 2xLSM6DS3H ή (1xLSM9DS1+1xLSM6DS3H)

Σ.Σ.: Τα καταφέρνεις με κόλλημα LGA ή κολλάς σε P&Ρ;

[thanasis 1]

Ναι σωστα μανο για το lsm9ds1 το βλεπεις και στο πινακακι που εχει κατω.
Απλα μπερδευτικα διοτι στο LSM6DS3H το λεει ξεκαθαρα εκει που εξηγει για την λειτουργια i2c ενω στο lsm9ds1 δεν το λεει αλλα
μπορεις να το δεις στο πινακακι read/write,σε ευχαριστω.

Σ.Σ.: Τα καταφέρνεις με κόλλημα LGA ή κολλάς σε P&Ρ;

Ναι εχω κολλησει αρκετα LGA με θερμο αερα το ποιο προσφατο ενα επιταχυνσιομετρο.