Flip flops D type

[nio-4-]

Καλημέρα παιδιά,

Θα ηθελα βοήθεια για σύνδεση ενος cd4013.

1.Το clock πρεπει να παίρνει συγκεκριμένης μορφης παλμούς? Να παραξω συχνότητα?

Εχω σηματα απο 50μs σχεδον ολα μεχρι και σπανια 200μs
Εχω 2 εισοδους και θελω να ισχύει η συνθήκη:
αν in2 =0 Q = in1 αλλιως
αν in2 =1 Q=0in2

[gxry]

Μπορείς να περιγράψεις ακριβέστερα τι ακριβώς θέλεις να κάνει το κύκλωμά σου;

Κατ' αρχάς, είναι υποχρεωτικό να χρησιμοποιήσεις flip/flop τύπου D;

Το flip/flop τύπου D (Delay) έχει μια είσοδο η οποία εμφανίζεται στην έξοδο με την δράση του ρολογιού (High, στο CD4013). Πού θα οδηγήσεις τα δυο σου σήματα;

Το κύκλωμά σου είναι σύγχρονο (συγχρονίζεται με υπάρχον σήμα ρολογιού) ή ασύγχρονο;
Ένα σήμα ρολογιού (χρονισμού) είναι εναλλαγές HIGH/LOW με διάρκεια συνήθως 50/50 χωρίς να αποκλείεται άλλο duty cycle και συχνότητα ανάλογη της χρήσης του κυκλώματός σου.

Όπως το περιγράφεις, έχεις δυο εισόδους in1, in2, οι οποίες θέλεις να εμφανίζονται κατ' επιλογήν (από το σήμα in2) στην έξοδο Q. Μου φαίνεται σαν πολυπλέκτης δυο εισόδων - μιας εξόδου.

Μπορείς να φτιάξεις ένα χρονοδιάγραμμα που να περιγράφει τις απαιτήσεις σου;

[nio-4-]

Μπορείς να περιγράψεις ακριβέστερα τι ακριβώς θέλεις να κάνει το κύκλωμά σου;

Κατ' αρχάς, είναι υποχρεωτικό να χρησιμοποιήσεις flip/flop τύπου D;

Το flip/flop τύπου D (Delay) έχει μια είσοδο η οποία εμφανίζεται στην έξοδο με την δράση του ρολογιού (High, στο CD4013). Πού θα οδηγήσεις τα δυο σου σήματα;

Το κύκλωμά σου είναι σύγχρονο (συγχρονίζεται με υπάρχον σήμα ρολογιού) ή ασύγχρονο;
Ένα σήμα ρολογιού (χρονισμού) είναι εναλλαγές HIGH/LOW με διάρκεια συνήθως 50/50 χωρίς να αποκλείεται άλλο duty cycle και συχνότητα ανάλογη της χρήσης του κυκλώματός σου.

Όπως το περιγράφεις, έχεις δυο εισόδους in1, in2, οι οποίες θέλεις να εμφανίζονται κατ' επιλογήν (από το σήμα in2) στην έξοδο Q. Μου φαίνεται σαν πολυπλέκτης δυο εισόδων - μιας εξόδου.

Μπορείς να φτιάξεις ένα χρονοδιάγραμμα που να περιγράφει τις απαιτήσεις σου;

καλημερα Γιωργο,
ευχαριστω για την απαντηση,

εχω D flip-flop CD4013 γιαυτο το ειπα. δεν εχω περορισμους , οπως μπορει να γινει,δεν ξερω πολλα τωρα διαβαζω θεωρεια για flip-flop αν και τα ειχαμε κανει περιλιπτικα στο ΤΕΙ.

εχω τυχαιους παλμους που το πλατος τους ειναι περιπου 50μS . φανταζομαι πως θα παιζει ρολο για τον χρονισμο, αν και εχω δει σε κυκλωμτα να γειωνεται η να τροφοδοτειται το clock

ανεβαζω το σχεδιο -χρονοδιαγραμμα. ειναι απλο μπορει να μην θελει καν flip-flop . ουσιαστικα

θελω να εχω έξοδο οταν εχω in1=1 οταν in2=0. Δηλαδη , η in2 να κανει reset και να σβηνει τον παλμο του απο την in1 για να μην βγει στην εξοδο. η εισοδος 2 ελεγχει το συστημα την εξοδο σαν δικλειδα ασφαλειας .

36914200_10216515258892339_1789800047194406912_n.jpg

[nio-4-]

Εχει υπόψιν σου το κύκλωμα Master- slave ως master η είσοδος 2 η οποια ελέγχει την εισοδο 1 και ως slave η εισοδος 1 απο την οποία θα παίρνουμε τα δεδομενα ενα high η low 0 η 1 θελω ως εξοδο

[gxry]

Το χρονοδιάγραμμά σου (δεν περιλαμβάνει όλες τις πιθανές καταστάσεις εισόδου)

Επιλογή_276.png

Ένα (απλό) κύκλωμα (χωρίς F/F) που προσπαθεί να κάνει αυτό που θες.

Επιλογή_275.png

Η συνάρτηση που υλοποιεί ο συνδυασμός μιας πύλης AND και μιας NOT συνδεδεμένες όπως στο σχήμα Q = In1 AND (NOT(In2))

και ο πίνακας αληθείας του



Επιλογή_277.png

p.s. Η κατάσταση #4 στον τελευταίο πίνακα είναι λάθος. Η έξοδος Q = 0 όταν Ιν1=1 ΚΑΙ Ιν2=1

[nio-4-]

Το χρονοδιάγραμμά σου (δεν περιλαμβάνει όλες τις πιθανές καταστάσεις εισόδου)

Επιλογή_276.png

Ένα (απλό) κύκλωμα (χωρίς F/F) που προσπαθεί να κάνει αυτό που θες.

Επιλογή_275.png

Η συνάρτηση που υλοποιεί ο συνδυασμός μιας πύλης AND και μιας NOT συνδεδεμένες όπως στο σχήμα Q = In1 AND (NOT(In2))

και ο πίνακας αληθείας του



Επιλογή_277.png

p.s. Η κατάσταση #4 στον τελευταίο πίνακα είναι λάθος. Η έξοδος Q = 0 όταν Ιν1=1 ΚΑΙ Ιν2=1

Ευχαριστώ πολύ για την απάντηση,

Θα το δοκιμάσω μολις επιστρέφω στο σπίτι. Ναι στην τελευταία περίπτωση στον πίνακα αληθειας εχουμε αντίθετο αποτέλεσμα.

Επειδή οι εισοδοι έρχονται απο τελεστικους ενισχυτές Μήπως να πολωσω τρανζίστορ πριν πανε στις πυλες?

[gxry]

Ο διορθωμένος πίνακας αληθείας του κυκλώματος με τις πύλες του ποστ #5

Επιλογή_278.png

Η έξοδος Q είναι ό,τι και η In1 όταν η In2 είναι 0. Σε άλλη περίπτωση ( όταν In2=1) η έξοδος Q είναι 0.

Δεν έχει σημασία από που προέρχονται τα σήματά σου αρκεί οι στάθμες τους να είναι συμβατές με τις στάθμες κάποιας οικογένειας λογικής όπως TTL, CMOS, κ.ο.κ.

https://learn.sparkfun.com/tutorials/logic-levels
https://en.wikipedia.org/wiki/Logic_level

σε αντίθετη περίπτωση χρησιμοποίησε έναν analog multiplexer (CD4051/4052/4053) ή analog switch (CD4066). Την είσοδο ελέγχου (In2) οδήγησέ την μέσω ενός συγκριτή με δράση schmit trigger στην είσοδο ελέγχου του πολυπλέκτη ή διακόπτη.

[nio-4-]

Ο διορθωμένος πίνακας αληθείας του κυκλώματος με τις πύλες του ποστ #5

Επιλογή_278.png

Η έξοδος Q είναι ό,τι και η In1 όταν η In2 είναι 0. Σε άλλη περίπτωση ( όταν In2=1) η έξοδος Q είναι 0.

Δεν έχει σημασία από που προέρχονται τα σήματά σου αρκεί οι στάθμες τους να είναι συμβατές με τις στάθμες κάποιας οικογένειας λογικής όπως TTL, CMOS, κ.ο.κ.

https://learn.sparkfun.com/tutorials/logic-levels
https://en.wikipedia.org/wiki/Logic_level

σε αντίθετη περίπτωση χρησιμοποίησε έναν analog multiplexer (CD4051/4052/4053) ή analog switch (CD4066). Την είσοδο ελέγχου (In2) οδήγησέ την μέσω ενός συγκριτή με δράση schmit trigger στην είσοδο ελέγχου του πολυπλέκτη ή διακόπτη.

Ναι πρέπει να ελέγξω τα σήματα που θα διεγείρουν τις πύλες.

Να σε ρωτήσω κάτι ακομη..
Η πυλη NOT που εχω δοκιμάσει σε αλλης φιλοσοφίας κυκλωμα (με flip flop) την ταση εισόδου την εκανε αντιστροφή δηλαδή αν ειχα εισοδο 2v την εκανε -2ν. Οι αρνητικές τιμες τάσης όμως δεν ειναι ικανές να διεγείρουν την πυλη AND? Θα περίμενα να μην εμφανίζει καθόλου ταση σε σημα εισόδου η πύλη NOT.

Είναι πρόβλημα αυτό η οχι?

[gxry]

Ναι πρέπει να ελέγξω τα σήματα που θα διεγείρουν τις πύλες.

Να σε ρωτήσω κάτι ακομη..
Η πυλη NOT που εχω δοκιμάσει σε αλλης φιλοσοφίας κυκλωμα (με flip flop) την ταση εισόδου την εκανε αντιστροφή δηλαδή αν ειχα εισοδο 2v την εκανε -2ν. Οι αρνητικές τιμες τάσης όμως δεν ειναι ικανές να διεγείρουν την πυλη AND? Θα περίμενα να μην εμφανίζει καθόλου ταση σε σημα εισόδου η πύλη NOT.

Είναι πρόβλημα αυτό η οχι?

Η πύλη NOT δεν κάνει αυτό που λές. Αντιστρέφει τη λογική κατάσταση. Το 1 (HIGH) το κάνει 0 (LOW) και το 0 (LOW) το κάνει 1 (HIGH).

[nio-4-]

Η πύλη NOT δεν κάνει αυτό που λές. Αντιστρέφει τη λογική κατάσταση. Το 1 (HIGH) το κάνει 0 (LOW) και το 0 (LOW) το κάνει 1 (HIGH).

το γνωριζω αλλα συνδεοντας την πυλη NOT στην εξοδο της εχω τους ιδιους παλμους σε αντιθετη φορα 180μιρες δες και την φωτο μηπως βγαλουμε ακρη . τουλαχιστον διεγειρουν τα TTL - CMOS ολοκληρωμενα


με κιτρινο χρωμα το καναλι που δειχνει την εξοδο πο τον ενα τελεστικο- εισοδος στην πυλη NOT και το καναλ με χρωμα μπλε δειχνει την εξοδο απο την πυλη

ως πυλη NOT εχω το ολοκληρωμενο CD4069 hex inverter buffer , ειναι σωστο? αρχισαν μου μπαινουν ιδεες....

εκανα και την μεθοδο υλοποιησης πυλης με τρανζιστορ και τιποτα!!! παλι τα ιδια αποτελεσματα μονο που εδω οπως μπαινει ετσι βγαινει το σημα

37062178_10216519648282071_7930789530200702976_n.jpg