Επιστροφή στο Forum : Ισοδυναμο AND με OR
Γινεται με χρηση πυλων OR μονο να κατασκευασουμε μια AND; Εχω σπασει το κεφαλι μου αλλα δεν...
Γινεται βεβαια με πυλες NOR
Κωστας
Με NOR το ξερω. 2 με βραχυκυκλωμενες τις 2 εισοδους τους που οδηγουν μια τριτη.
Δεν γνωρίζω ποιά είναι τα κατώφλια των τάσεων για τις πύλες*, αλλά εάν είναι διάφορα του 1/2
(πχ 1/3Vcc και 2/3 Vcc ?) τότε ίσως μπορείς να δοκιμάσεις κάτι σαν αυτό (http://falstad.com/circuit/#%24+1+5.0E-6+10.20027730826997+50+5.0+43%0A152+192+192+272+19 2+0+2+0.0%0A152+192+320+272+320+0+2+0.0%0A152+320+ 272+400+272+0+2+0.0%0AL+192+336+160+336+0+0+false+ 5.0+0.0%0Ag+192+304+176+304+0%0Ag+192+208+176+208+ 0%0AL+192+176+160+176+0+0+false+5.0+0.0%0Ag+320+28 8+320+320+0%0Ar+272+320+272+256+0+1000.0%0Ar+272+1 92+272+256+0+1000.0%0Aw+272+256+320+256+0%0AM+400+ 272+448+272+0+2.5%0A).
* = Δεν γνωρίζω τον ακριβή όρο αυτού που θέλω να πω, αλλά αυτό που εννοώ είναι το εξής:
Αν πχ έχεις μια πύλη NOT (inverter), την τροφοδοτείς με Vcc = 5V, και για να σου βγάλει 0V
στην έξοδο χρειάζεται παραπάνω από 2/3*Vcc στην είσοδο τότε <κατώφλι> λέω τα 2/3 Vcc.
Αντίστοιχα και για το άλλο <κατώφλι> εάν θέλει λιγότερα από 1/3*Vcc στην είσοδο για να βγάλει 5V
Για αυτό που σου πρότεινα φαντάζομαι ότι θα πρέπει τα κατώφλια να είναι 1/3Vcc για Low
και 2/3Vcc για high, με κάποιας μορφή μνήμη/υστέρηση, ώστε όταν η τάση είναι ανάμεσα
στα δύο κατώφλια να <κρατάει> την τελευταία <αποδεκτή> τιμή στην είσοδο..
ΥΓ Μπορεί και να παραήταν ακραίος ο συλλογισμός μου τώρα που το καλοσκέφτομαι.. :P
Θα το κοιταξω αυτο που λες αλλα μιλαω για θεωρια που εχουμε λογικο "1" και "0" δεν εχουμε τασεις.
Από θεωρητική σκοπιά δεν γίνεται, όπως σου είπαν και οι αποπάνω!
Απλά να είμαι ειλικρινής δεν το σκέφτηκα/πρόσεξα ότι μιλάμε για <καθαρή>
θεωρία, και αφού ξεκίνησε που ξεκίνησε ο συλλογισμός, είπα να τον μοιραστώ!
Καλα εκανες και το αναφερες γιατι μου ειναι εξαιρετικα ενδιαφερον.
Δεν γνωρίζω ποιά είναι τα κατώφλια των τάσεων για τις πύλες*, αλλά εάν είναι διάφορα του 1/2
(πχ 1/3Vcc και 2/3 Vcc ?) τότε ίσως μπορείς να δοκιμάσεις κάτι σαν αυτό (http://falstad.com/circuit/#%24+1+5.0E-6+10.20027730826997+50+5.0+43%3Cbr%20/%3E%0A152+192+192+272+192+0+2+0.0%3Cbr%20/%3E%0A152+192+320+272+320+0+2+0.0%3Cbr%20/%3E%0A152+320+272+400+272+0+2+0.0%3Cbr%20/%3E%0AL+192+336+160+336+0+0+false+5.0+0.0%3Cbr%20/%3E%0Ag+192+304+176+304+0%3Cbr%20/%3E%0Ag+192+208+176+208+0%3Cbr%20/%3E%0AL+192+176+160+176+0+0+false+5.0+0.0%3Cbr%20/%3E%0Ag+320+288+320+320+0%3Cbr%20/%3E%0Ar+272+320+272+256+0+1000.0%3Cbr%20/%3E%0Ar+272+192+272+256+0+1000.0%3Cbr%20/%3E%0Aw+272+256+320+256+0%3Cbr%20/%3E%0AM+400+272+448+272+0+2.5%3Cbr%20/%3E).
* = Δεν γνωρίζω τον ακριβή όρο αυτού που θέλω να πω, αλλά αυτό που εννοώ είναι το εξής:
Αν πχ έχεις μια πύλη NOT (inverter), την τροφοδοτείς με Vcc = 5V, και για να σου βγάλει 0V
στην έξοδο χρειάζεται παραπάνω από 2/3*Vcc στην είσοδο τότε <κατώφλι> λέω τα 2/3 Vcc.
Αντίστοιχα και για το άλλο <κατώφλι> εάν θέλει λιγότερα από 1/3*Vcc στην είσοδο για να βγάλει 5V
Για αυτό που σου πρότεινα φαντάζομαι ότι θα πρέπει τα κατώφλια να είναι 1/3Vcc για Low
και 2/3Vcc για high, με κάποιας μορφή μνήμη/υστέρηση, ώστε όταν η τάση είναι ανάμεσα
στα δύο κατώφλια να <κρατάει> την τελευταία <αποδεκτή> τιμή στην είσοδο..
ΥΓ Μπορεί και να παραήταν ακραίος ο συλλογισμός μου τώρα που το καλοσκέφτομαι.. :P
Ενδιαφέρουσα σκέψη! Αλλά όμως μάλλον θα πρέπει η πύλη OR που θα βάλεις να έχει schmitt trigger αλλιώς σε βλέπω να παίρνεις αναλογική έξοδο!
edit: Σκέφτηκα και μια παρόμοια λύση!
Powered by vBulletin® Version 4.2.5 Copyright © 2024 vBulletin Solutions Inc. All rights reserved.